微型合成孔径雷达（MiniSAR）数据采集与存储架构是MiniSAR系统的核心支撑，直接决定了雷达的成像分辨率、数据完整性、系统功耗与环境适应性。本文系统解析了MiniSAR数据采集与存储架构的设计约束、核心链路、模块实现与典型方案，为MiniSAR系统的硬件设计与工程实现提供理论参考与实践指导。
一、微型合成孔径雷达数据采集与存储的核心设计约束与需求
MiniSAR与传统星载、机载大口径SAR的核心差异，在于其必须在严苛的SWaP约束下，完成超高带宽、高动态范围雷达回波信号的实时采集、处理与持久化存储，其架构设计需同时满足以下核心需求与约束：
1. 信号特性带来的刚性性能需求
MiniSAR的高分辨率成像能力，对采集与存储系统提出了极致的性能要求：一是超高采样带宽需求，当前主流MiniSAR的信号带宽覆盖300MHz~3GHz，对应距离分辨率0.05m~0.5m，根据奈奎斯特采样定律，ADC采样率需达到6GSPS以上，单通道原始数据率峰值可达12GB/s；二是高动态范围需求，SAR回波信号存在近距强杂波与远距弱目标的功率差异，动态范围可达60dB以上，要求ADC有效位数（ENOB）不低于12bit，同时采集链路需具备实时增益调节能力；三是纳秒级同步需求，SAR成像依赖脉冲重复频率（PRF）、采样时序、载具IMU/GNSS数据的严格时间同步，同步误差需控制在10ns以内，否则会导致运动补偿失效、成像模糊；四是零丢包实时性需求，MiniSAR载具处于高速运动状态，回波数据为脉冲式突发数据流，一旦出现数据丢包，将直接导致成像区域缺失，无法通过重传弥补。
2. SWaP核心约束
SWaP是MiniSAR架构设计的第一性原则：体积方面，无人机载MiniSAR整机体积通常小于100cm³，立方星载MiniSAR需适配1U~6U立方星的安装空间，采集与存储模块的占比不得超过整机的30%；重量方面，单兵便携MiniSAR整机重量不超过1kg，无人机载型号不超过500g；功耗方面，除星载型号外，主流MiniSAR的整机供电功率不超过15W，采集与存储模块的功耗需控制在8W以内，远低于传统SAR系统上百瓦的功耗水平。
3. 环境适应性与可靠性需求
MiniSAR的应用场景多处于极端环境：无人机载型号需适应-40℃~85℃的高低温、强振动环境；星载型号需耐受空间电离辐射、单粒子翻转、真空高低温等极端条件；军用便携型号需具备防水、防冲击、掉电数据不丢失的能力。这要求采集与存储架构必须具备硬件级容错、ECC纠错、坏块管理、掉电保护等能力，数据误码率需低于10⁻¹²，同时满足长时稳定工作的要求。
MiniSAR数据采集链路的核心目标，是将射频前端接收的模拟回波信号，高精度转换为数字基带信号，同时完成实时降维、同步标记与帧封装，在控制功耗与数据量的前提下，为后端存储与成像提供完整、有效的原始数据。主流MiniSAR采用“射频-中频协同前端+高速ADC+FPGA实时预处理”的全数字化采集架构，整体链路分为4个核心层级，各层级紧密耦合，适配MiniSAR的低功耗需求。
1. 射频-中频协同采集前端
采集前端是信号进入数字域的第一道关口，直接决定了采集系统的信噪比与动态范围，MiniSAR主流采用两种架构适配不同场景：
（1）零中频架构：是当前轻小型MiniSAR的首选方案，取消了传统超外差架构的中频混频环节，直接将射频回波信号下变频为基带IQ信号，大幅减少了无源器件数量，体积与功耗可降低40%以上。该架构的核心优化点在于硬件级校正直流偏移、IQ幅度与相位不平衡，通过FPGA实时提取校正参数，反馈至前端模拟电路，避免基带信号失真。
（2）超外差架构：多用于高分辨率、大带宽星载MiniSAR，通过两级中频混频，将射频信号逐级下变频至固定中频，有效抑制了镜像干扰与本振泄漏，动态范围优于零中频架构，缺点是器件数量多、体积与功耗相对较高。
同时，前端电路集成了脉冲时序控制与距离门开窗模块，基于FPGA输出的PRF同步信号，严格控制发射机脉冲发射与接收机采样的时间窗口，仅在回波信号返回的时间区间内开启采样，其余时间关闭ADC采样与前端电路，可将无效数据量降低50%~80%，同时大幅降低系统平均功耗，是MiniSAR采集链路的核心优化技术。
2. 高速高精度ADC采样单元
ADC是模拟信号与数字域的桥梁，其选型与电路设计直接决定了采集系统的精度与带宽。针对MiniSAR的SWaP约束，当前主流方案采用JESD204B/C串行接口的高速ADC，替代传统并行LVDS接口方案，引脚数量减少70%以上，PCB布局面积大幅缩小，同时降低了接口功耗。
核心设计要点包括：一是参数匹配，针对X/Ku波段主流MiniSAR，通常选用12bit~14bit分辨率、采样率1GSPS~6GSPS的ADC，ENOB不低于10.5bit，SFDR（无杂散动态范围）不低于60dB，兼顾动态范围与功耗；二是多通道同步设计，针对干涉InSAR、MIMO-SAR等多通道MiniSAR，采用同源参考时钟与同步触发信号，保证多通道ADC的采样相位同步误差低于5ps，满足干涉测高的相位一致性要求；三是电源与噪声优化，采用多级线性稳压电源（LDO）供电，分离数字电源与模拟电源，避免数字开关噪声耦合至模拟采样电路，保证ADC的有效位数不受电源噪声影响。
3. 基于FPGA的实时数字预处理架构
ADC输出的原始采样数据率峰值可达10GB/s以上，直接存储不仅会超出存储介质的带宽上限，还会造成存储资源的极大浪费，因此必须通过FPGA完成实时数字预处理，在不损失成像有效信息的前提下，实现数据降维与格式规整。该模块是MiniSAR采集链路的核心，所有处理均采用硬件逻辑实现，保证纳秒级延迟与零丢包处理，核心功能包括：
（1）多相滤波数字下变频（DDC）：将ADC输出的中频数字信号，通过数字混频、多相滤波与抽取，转换为零频基带IQ两路信号。相比传统DDC架构，多相滤波结构将滤波与抽取合并执行，运算量降低50%以上，FPGA资源占用与功耗大幅减少，适配MiniSAR的低功耗需求。处理后的数据率可降低至原始采样率的1/2~1/16，大幅缓解后端存储压力。
（2）数据位宽优化与动态范围压缩：针对ADC输出的12bit~14bit原始数据，在保证成像信噪比的前提下，通过数字AGC与位宽截断，将数据位宽压缩至10bit~12bit，数据量降低14%~17%，同时通过浮点量化保留弱目标信号的有效信息，避免动态范围损失。
（3）多源数据时间同步与标记：这是SAR成像的关键环节，FPGA通过硬件PPS秒脉冲与时间戳计数器，将IMU/GNSS输出的载具位置、姿态、速度数据，与雷达回波数据进行纳秒级时间同步，在每帧回波数据中插入同步标记、PRF序号、时间戳、系统状态等辅助信息，为后端运动补偿与成像处理提供完整的辅助数据，避免出现时空失配问题。
（4）数据帧封装：将预处理后的IQ基带数据、同步辅助数据、校验数据封装为标准化数据帧，机载MiniSAR多采用轻量化自定义帧格式，星载MiniSAR遵循空间数据系统咨询委员会（CCSDS）的AOS帧格式标准，保证数据的通用性与可解析性，同时为每帧数据添加CRC32校验码，实现数据错误的实时检测。
4. 数据传输接口单元
预处理后的数据需通过高速接口传输至存储控制单元，主流MiniSAR采用两种传输架构：一是片内总线传输，采用Zynq UltraScale+等异构SoC芯片，FPGA预处理模块与ARM核心、存储控制器集成在同一芯片内，通过AXI4高速片内总线传输数据，传输带宽可达256GB/s，延迟低于10ns，同时大幅减少了外围器件数量，是当前轻小型MiniSAR的首选方案；二是串行高速总线传输，针对多芯片分离架构，采用PCIe 3.0/4.0、万兆以太网、SRIO等串行接口，实现采集模块与存储模块的高速数据传输，单通道PCIe 4.0带宽可达16GB/s，满足大带宽MiniSAR的传输需求。
MiniSAR存储架构的核心目标，是在SWaP约束下，实现高速数据流的无丢失持久化存储，同时保证极端环境下的数据可靠性与存储资源的高效利用。主流MiniSAR采用“多级缓存架构+硬件存储控制器+异构存储介质+全链路容错机制”的存储架构，分为4个核心模块，兼顾写入带宽、存储容量、功耗与可靠性。
1. 多级缓存平滑架构
MiniSAR的回波数据为脉冲式突发数据流，瞬时写入带宽远高于存储介质的持续写入带宽，若直接写入存储介质，极易出现带宽不匹配导致的丢包问题。因此，主流MiniSAR采用三级缓存架构，实现突发带宽与持续写入带宽的平滑匹配，同时降低存储介质的写放大：
（1）一级缓存：FPGA片内BRAM/URAM，容量通常为几十MB，延迟低于1ns，用于缓存单脉冲回波的完整数据帧，实现数据的位宽转换与时钟域隔离，避免跨时钟域导致的数据亚稳态问题；
（2）二级缓存：外接DDR4/DDR5 SDRAM，容量通常为4GB~16GB，持续读写带宽可达50GB/s以上，用于缓存连续的多帧数据，平滑脉冲式突发数据流，将突发写入转换为稳定的连续数据流，适配后端存储介质的写入特性；
（3）三级缓存：存储介质片内缓存，利用SSD/NAND Flash自带的片内缓存，实现数据的块对齐写入，为后端的坏块管理、ECC纠错提供处理时间，进一步提升写入稳定性。
2. 硬件存储控制单元
存储控制器是存储架构的核心，决定了存储系统的实际写入带宽与资源占用率。MiniSAR摒弃了传统CPU+软件存储协议的方案，采用FPGA硬件逻辑实现完整存储协议栈，避免了CPU操作系统的调度延迟与带宽损耗，同时大幅降低了系统功耗。
针对不同应用场景，主流控制方案分为两类：
（1）NVMe over PCIe硬件控制器：是当前无人机载、便携型MiniSAR的首选方案，基于FPGA硬件实现NVMe 1.4协议与PCIe 3.0/4.0物理层，无需CPU参与，即可直接控制NVMe SSD完成数据写入，单通道持续写入带宽可达3.5GB/s以上，同时支持多通道并行RAID0/RAID1架构，可通过多盘扩展带宽与容量。核心优化点在于顺序写入与写放大抑制，通过硬件逻辑实现4KB/16KB块对齐的顺序写入，将SSD的写放大系数控制在1.1以内，实际写入带宽可达SSD标称带宽的90%以上，远高于软件驱动的60%~70%。
（2）NAND Flash原生控制器：多用于星载、高可靠MiniSAR，直接控制SLC/MLC NAND Flash芯片，实现完整的坏块管理、ECC纠错、损耗均衡、地址映射等功能，无需商用SSD的中间转换层，可完全适配抗辐照Flash芯片的特性，同时避免商用SSD在空间辐射环境下的失效风险。该方案的核心优势是高可靠性与完全可控性，单控制器可支持8~16片Flash并行写入，带宽可达800MB/s以上，满足星载MiniSAR的存储需求。
3. 异构存储介质阵列
存储介质的选型直接决定了存储系统的容量、带宽、功耗与环境适应性，MiniSAR基于不同场景，采用异构存储介质组合，实现性能与可靠性的平衡：
（1）工业级NVMe SSD：适用于无人机载、便携型MiniSAR，主流采用2230/2242规格的工业级NVMe SSD，单盘容量可达4TB~8TB，持续写入带宽3GB/s以上，待机功耗低于50mW，工作功耗不超过3W，体积小、集成度高，可通过多盘RAID架构快速扩展带宽与容量。针对高低温环境，需选用宽温级SSD，工作温度覆盖-40℃~85℃，同时具备抗振动、抗冲击能力。
（2）抗辐照NAND Flash：适用于星载MiniSAR，主流采用SLC/MLC架构的3D NAND Flash，相比TLC/QLC Flash，具备更高的擦写寿命、更低的位翻转概率与更好的抗辐照性能，单芯片容量可达512GB~1TB，通过多片并行架构实现容量与带宽的扩展。针对空间辐射环境，需选用总剂量耐受（TID）不低于30krad(Si)、单粒子锁定（SEL）免疫的抗辐照型号。
（3）低功耗嵌入式存储：适用于低带宽、超小型MiniSAR，如掌上无人机载、单兵穿戴式型号，采用eMMC 5.1、UFS 3.0等嵌入式存储介质，体积小于1cm²，功耗低于1W，持续写入带宽可达400MB/s，满足窄带MiniSAR的存储需求。
4. 全链路数据可靠性与容错架构
MiniSAR的应用场景多为不可复现的对地观测任务，数据丢失将造成不可逆的损失，因此存储架构必须具备硬件级全链路容错机制，核心包括：
（1）硬件ECC纠错引擎：基于FPGA硬件实现BCH/LDPC纠错算法，针对NAND Flash的单比特翻转、多比特错误进行实时纠正，单比特错误纠正率100%，可将数据误码率降至10⁻¹⁵以下，是星载MiniSAR的必备功能。
（2）硬件坏块管理与损耗均衡：实时扫描Flash/SSD的坏块，自动跳过无效坏块，启用备用块进行替换，同时通过损耗均衡算法，均匀分配所有存储块的擦写次数，避免局部块过度擦写导致的寿命衰减，将存储介质的使用寿命提升3倍以上。
（3）掉电保护机制：通过超级电容、备用锂电池构建掉电保护电路，当系统检测到主电源掉电时，可提供至少100ms的备用供电，保证缓存内的所有数据完整写入存储介质，避免掉电导致的数据丢失与存储介质损坏，是机载、便携型MiniSAR的必备设计。
（4）冗余备份架构：针对高可靠场景，采用双存储系统冷备份设计，主存储系统故障时，可在1ms内自动切换至备份系统，同时对IMU/GNSS同步数据、系统关键参数进行双副本存储，避免关键数据损坏导致的整段数据失效。
1. 四旋翼无人机载X波段干涉MiniSAR
该型号为工业级测绘用MiniSAR，整机重量450g，功耗12W，核心参数：中心频率10GHz，信号带宽1.2GHz，距离分辨率0.125m，PRF 10kHz，双通道干涉测量，最大续航时间1小时。
其采集与存储架构采用全集成异构SoC方案：采集前端采用零中频架构，双通道同步采样，选用双通道14bit、2.4GSPS JESD204B接口ADC，ENOB 11.2bit；核心处理器采用Xilinx Zynq UltraScale+ MPSoC，FPGA逻辑部分实现双通道多相滤波DDC、10倍抽取、位宽压缩至12bit、纳秒级IMU/GNSS同步、AOS帧封装，处理后单通道数据率降至240MB/s，双通道总数据率480MB/s；存储架构采用三级缓存设计，片内BRAM作为一级缓存，8GB DDR4作为二级缓存，存储控制器采用FPGA硬件实现的PCIe 3.0 x2 NVMe控制器，外接2片2TB宽温级工业NVMe SSD，组成RAID0架构，持续写入带宽7GB/s，总容量4TB，可满足1小时以上的连续无丢包采集。同时，系统集成了掉电保护电路与CRC32全链路校验，-40℃~70℃环境下稳定工作，数据丢包率为0。
2. 6U立方星载Ku波段MiniSAR
该型号为近地轨道遥感立方星载荷，整机重量2.8kg，功耗25W，核心参数：中心频率17GHz，信号带宽800MHz，距离分辨率0.1875m，PRF 5kHz，单通道条带成像，轨道高度500km，设计寿命3年。
其采集与存储架构采用全抗辐照高可靠设计：采集前端采用超外差架构，中频频率1GHz，选用12bit、1.6GSPS抗辐照ADC，TID耐受30krad(Si)；核心处理器采用Microsemi RTG4抗辐照FPGA，实现DDC、8倍抽取、位宽压缩至10bit、星务系统/GNSS/IMU数据同步、CCSDS AOS帧封装，处理后数据率降至200MB/s；存储架构采用原生NAND Flash控制器，外接4片512GB抗辐照SLC NAND Flash，总容量2TB，8通道并行写入，持续写入带宽800MB/s，硬件实现LDPC ECC纠错、坏块管理、损耗均衡，单粒子翻转纠正率100%；同时，系统采用冷备份冗余设计，主存储系统故障时自动切换至备份系统，满足3年以上的空间在轨稳定工作要求。
数据采集与存储架构是
微型合成孔径雷达系统的核心支撑，其设计核心是在严苛的SWaP约束下，平衡性能、功耗、体积与可靠性四大核心指标。本文解析的“射频-中频协同前端+FPGA实时预处理”采集架构，与“多级缓存+硬件存储控制器+异构存储介质”存储架构，是当前MiniSAR工程化应用的主流方案，可有效解决大带宽回波信号的实时采集与无丢失存储问题。
MiniSAR聚焦于微型合成孔径雷达（SAR）制造研发，为用户提供定制化机载SAR、轻型MiniSAR、无人机载MiniSAR、SAR数据采集服务、SAR飞行服务等。如您有相关业务需求，欢迎联系！
150-110-63408